| | 网站首页 | 电子基础 | 电子应用 | 电子电路图 | 雁过留声 | 软硬件设计 | ET电子商城 | 信息发布 | PDF查询 | 互助社区 | | |
![]() |
![]() |
| 您现在的位置: 迷失者电子网 >> 电子基础 >> 工具仪器 >> 文章正文 |
|
|||||
|
集成译码器的应用 |
|||||
| 集成译码器的应用 |
|||||
作者:佚名 文章来源:网络 点击数: 更新时间:2008-7-23 ![]() |
|||||
|
3.4.2 译码器 译码是编码的逆过程,所以,译码器的逻辑功能就是还原输入逻辑信号的逻辑原意。按功能,译码器有两大类:通用译码器和显示译码器。 二线—四线译码器 广义上讲,通用译码器给定一个(二进制或bcd)输入就有一个输出(高电平或低电平)有效,表明该输入状态。一般来说,每一个输出函数都是一个最小项。表3-6给出了两位二进制通用译码器的真值表,其输出函数为
从而得逻辑图如图3-9。
图3-9 2/4线译码器逻辑图 ③ 集成译码器的扩展应用 1、 译码器的扩展 2、 做数据分配器 3、 构成组合逻辑函数
实例: 【1】 试用3线—8线译码器实现全加器。 【解题方法指导】全加器有被加数a,加数b和低位送来的进位ci三个输入,与3线—8线译码器的三个输入a2 a1 a0对应;全加器有本位和s及向高位进位co两个输出,可用两个与非门分别组合译码器的最小项输出获得s和co。多输出函数应用时,译码器比只有一个输出的数据分配器显得更有利。 【解答】由全加器真值表(表3-13)得s和co的最小项表达式 s(a,b,ci)= m1 + m2 + m4 + m7 co(a,b,ci)= m3 + m5 + m6 + m7 。 两次取非,得
按照与非表达式画逻辑图,得图3-50。
图3-50 3/8线译码器74138和与非门实现全加器 |
|||||
| 文章录入:admin 责任编辑:admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| 没有相关文章 |
网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!) |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 管理登录 | | |
![]() |
Copyright@ 2005-2008 www.MsZhe.com All rights reserved |